PATENT ABSTRACTS OF JAPAN

(11) Publication number: 62259466 A

(43) Date of publication of application: 11.11.87

(51) Int. CI

H01L 27/10 G11C 11/34 H01L 27/08

(21) Application number: 61102836

(22) Date of filing: 02.05.86

(71) Applicant:

SONY CORP

(72) Inventor:

HAYASHI HISAO OOSHIMA TAKEFUMI NEGISHI MICHIO


(54) STORAGE DEVICE

(57) Abstract:

PURPOSE: To highly integrate a storage device by providing a switching transistor of SOI structure and a second single crystal semiconductor region.

CONSTITUTION: A contact single crystal semiconductor region 29 simultaneously formed by growth with a second single crystal semiconductor region 23 is formed in a hole 28 of a bit line 27. This region 29 is formed in a self-aligning manner, predetermined impurity and conductivity are provided similarly to the region 23, and a bit line 27 is wired to fill the hole 28. The region 23 is formed on a semiconductor region 15 in an SOI structure. Accordingly, when a capacitor is formed of the region 23, the shape of the region 23 becomes a substantially trapezoidal shape by selective growth. Thus, a predetermined area of opposed electrodes can be obtained even if high density is provided.

COPYRIGHT: (C)1987,JPO&Japio



. ⑲ 日 本 国 特 許 庁 (J P)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭62 - 259466

<pre>⑤Int Cl.⁴</pre>	識別記号	庁内整理番号		43公開	昭和62年(1987)11月11日		
H 01 L 27/10 G 11 C 11/34	3 5 2	8624-5F					
H 01 L 27/08	1 0 2	7735-5F	審査請求	未請求	発明の数 1	(全5頁)	

🕄 発明の名称 メモリ装置

> 20特 頤 昭61-102836

20出 願 昭61(1986)5月2日

久 雄 79発 明 者 東京都品川区北品川6丁目7番35号 ソニー株式会社内 東京都品川区北品川6丁目7番35号 ソニー株式会社内 大 嶋 健 文 ⑫発 明 者 三千雄 ⑫発 明 者 根岸 東京都品川区北品川6丁目7番35号 ソニー株式会社内 ソニー株式会社 東京都品川区北品川6丁目7番35号 ①出願人 外1名

弁理士 小 池 晃 つけ 理 人

明细囊

1. 発明の名称

メモリ装置

2. 特許請求の範囲

半導体基体露出面と絶縁領域形成面とからなる 一主面上の第1の単結晶半導体領域にチャンネル 領域と不純物領域とを有するスイッチングトラン ジスタと、

上記第1の単結晶半導体領域上であって上記ス イッチングトランジスタのゲート電攝とは絶縁し て形成される第2の単結晶半導体領域にキャパシ タ下部電極が形成されてなる容量とを有するメモ り装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、容量とスイッチングトランジスタと を有するメモリ装置に関し、特にSOI構造を用

いたメモリ装置に関する。

(発明の模要)

容量とスイッチングトランジスタとを半導体基 体上に形成してなるメモリ装置において、スイッ チングトランジスタの不純物領域とチャンネル領 域を第1の単結晶半退体領域に形成すると共に容 型のキャパシタ下部電極を上記第1の単結晶半導 体領域上の第2の単結晶半退体領域に形成するこ とにより、現状のプロセス技術を用いて高密度か つ高信頼性のメモリ装置としたものである。

(従来の技術)

一般に、DRAM等の情報信号を記憶保持する メモリ装置として、スタックトキャパシタセル構 造のメモリ装置が知られている。

従来のスタックキャパシタセル構造のメモリ装 置は、例えば、多層ポリシリコン技術を用いて形 成され、シリコン等の半頭体基体上に第1層のポ リシリコン暦でワード線となるスイッチングトラ

特開昭62-259466(2)

ンジスタのゲート電極が形成され、第2層のポリンリコン層で上記スイッチングトランジスタの不純物領域からの取り出し電極ともなるキャパシタ下部電極が形成されている構造になっている。そして、該第2層のポリシリコン層上に誘電体層を介して第3層のポリシリコン層がキャパシタの上部電極として形成され、ピット線は開口部を介して上記スイッチングトランジスタと接続される構造となっている。

また、半導体基体に形成したスイッチングトランジスタの不純物拡散領域をそのままキャパシタ下部電極とするような構造のメモリ装置も知られており、例えば、シリコン等の半導体基体上にポリシリコン層でワード線となるスイッチングトランジスクのゲート電極が形成され、半導体基体に形成されたスイッチングトランジスタのソース・ドレイン領域の一方が延在されてキャパシタ下部電極として用いられ、更にその領域上に誘電体層及びキャパシタ上部電極が形成される構造のメモリ装置が知られている。

よりソフト・エラー等も発生し易い。

そこで、本発明は、素子の面積の縮小化を図って高密度の素子を配列し、さらに高性能を実現する構造のメモリ装置の提供を目的とする。.

(問題点を解決するための手段)

本発明は、半導体基体超出面と絶縁領域形成面とからなる一主面上の第1の単結晶半導体領域にチャンネル領域と不純物領域とを有するスイッチングトランジスタと、上記第1の単結晶半導体領域上であって上記スイッチングトランジスタのゲート電極とは絶縁して形成される第2の単結晶半導体領域にキャパシタ下部電極が形成されてなる容量とを有するメモリ装置により上述の問題点を解決する。

(作用)

本発明のメモリ装置にかかるスイッチングトランジスタは、半選体基体器出面と絶縁領域形成面とからなる一主面上の第1の単結晶半選体領域に

(発明が解決しようとする問題点)

しかしながら、上述のように、半導体基体にソース・ドレイン領域の一方を延在させて該半導体 基体をそのままキャパシク下部電極として用いる 構造のものは、不純物を拡散させる領域であるため面積の縮小化を図ることが容易でなく、素子の 強細化傾向に反し、集積度を高めることが困難で ある。

また、上記多層ポリシリコン技術を用いて形成する構造のものは、フォトリソグラフィ技術を用い所定のマスクによりエッチング等を行いパターニングして各ポリシリコン層を形成するため、マスクの合わせずれ等のマージンを必要とすることから微細化、高密度化を図ることが容易でなく、また、その工程は複雑なものとなる。

更に、ピット線等からの読み出し等に際して、 当該ピット線と接続するトランジスタなどにおけ る寄生容量によっては、センスアンプの負担等が 大きくなり、動作速度に影響する。また、α線に

また、容量のキャパシタ下部電極は、第1の単 結晶半導体領域上の第2の単結晶半導体領域に形成される。この第2の単結晶半導体領域は上記ゲート電極と絶縁されているため、選択成長等の方 法によって成長形成することができ、したがって、マスクを不要として高密度に形成することが可能 である。

また、上記第2の単結晶半導体領域をトランジスタのピット線等との接続のためにコンタクトホール内にも形成することができ、その接続を確実なものにすることも可能である。

(実施例)

特開昭62-259466(3)

本発明の好適な実施例を図面を参照しながら説明する。

本実施例のメモリ装置は、第1図に示すように、
1トランジスター1セル型のDRAMの例であり、
SOI構造のスイッチングトランジスタを有し更
に選択成長された単結晶半導体領域に容量のキャ
パシタ下部電極等を形成してなる構造になってい

先ず、P型のシリコン基板等の半導体基体11 上には、所定の領域で上記半導体基体11を露出 ように絶縁領域12が形成され、該半導体基体1 1が露出した半導体基体露出面13と絶縁領域形 成面14とからなる一主面上には、上記半導体基 体務出面13の結晶を種として単結晶成長した第 1の単結晶半導体領域である半導体領域15が形成されている。

この半導体基体露出面 1 3 の結晶を種として単結晶成長した半導体領域 1 5 には、スイッチングトランジスタのソース・ドレイン領域となる N型の不純物領域 1 6 、 1 7 が当該スイッチングトラ

このような多結晶シリコン層 2 5 の上部及び側部には、当該多結晶シリコン層 2 5 を被覆するシリコン酸化膜 2 6 が被着形成され、さらにこのシリコン酸化膜 2 6 の所定の領域は開口されてピット級 2 7 のコンタクトのための開口部 2 8 になっ

ンジスタのゲート電極21等をマスクとして形成されており、これら不純物領域16、17の間の領域はP型の導電型のチャンネル領域18となっている。なお、ピット線を共有しない2つのメモリセルの間は素子分離領域19で隔離される構造になっている。

このような半導体領域15上には、ゲート酸化股20を介してゲート電極21が形成され、さらにゲート電極21を被覆するようにシリコン酸化股22が形成されている。そして、上記半導体領域15上であって、シリコン酸化股22の側壁部22点と上記案子分離領域19の間には、N型の不純物を含有してなる第2の単結品半導体領域23は、上記半導体領域23は、上記半導体領域23は、上記半導体領域23は、上記半導体領域23は、上記半導体領域23は、上記半導体領域23は、上記半導体領域23は、上記半導体領域23は、上記半導体領域25の結晶を積として例えば選択成長によっての域15の結晶を積として例えば選択成長にされる。近次され、そ数述するようにコンタクト面積を広く取ることができ、確実な接続を実現することが可能で

ている.

上記ピット線27のコンタクトのために閉口さ れている開口部28は、上記スイッチングトラン ジスタの不純物領域16で接続がとれるような位 置に設けられており、そして、この開口部28内 には、上記第2の単結晶半導体領域23と同時に 成長形成されるコンタクト単結品半導体領域29 が形成されている。このコンタクト単結品半週体 領域29はシリコン酸化膜22の側壁部22bと セルフアラインで形成され、上記第2の単結品半 選体領域23と同様に所定の不純物を有し源電性 を有する。そして、上記開口部28を充塡するよ うにピット線27が配線されている。上記コンタ クト単結晶半導体領域29は、2ピット分に相当 する2つのスイッチングトランジスクの上記シリ コン酸化膜 2 2 の側壁部 2 2 b の間に選択成長等 の方法により形成され、ビット線2.7の配線の際 の段差を扱和する機能のみならず、そのコンタク ト面積を大きくして確実な接続を実現する。また、 その再位性から上記スイッチングトランジスクの

特開昭62-259466(4)

不純物領域16の取り出し電極として機能するこ とは勿論である。

このような構造を有する本実施例のメモリ装置 は、先ず、第2図のレイアウトの一例に示すよう に、高密度化が可能である。

即ち、上述のようにキャパシタ下部質極が形成 される第2の単結晶半導体領域23は、上記スイ ッチングトランジスタのゲート電極21を被覆す るシリコン酸化膜 2 2 の側壁部 2 2 a と上記案子 分離領域19とをマスクとして、第1の単結晶半 選体領域である半選体領域15からの選択成長に より形成されるため、所定の位置に確実に形成さ れ、特にマージン等は不要となる。また、上記第 2の単結晶半導体領域23は、上記半導体領域1 5上に形成される領域であるが、この半導体領域 15の成長形成された領域は所割SOI構造とな っている。従って、このようなSOI構造故に一 暦の高密度化が可能であって、上記半導体領域! 5上に選択成長で第2の単結晶半導体領域23を 形成することは、SOI構造を有効に適用するこ

晶半導体領域29を介して接続するピット線27 の寄生容量は、SOI構造のため、低減されたも のになる。従って、ピット線21からの読み出し 等の動作は高速なものになり、高性能化を実現す **3.**

また、上記コンタクト単結晶半導体領域29は、 上述のようにピット線27との接続をその接触面 ングトランジスクを有し、さらに上述の方法によ 積の拡大及び段差の級和等より確実なものとする。 そして、その形成は、上記第2の単結晶半導体領 域23の形成と共に行われ、特に工程を要するも のではない.

また、上述のように、本実施例のメモリ装置は SOI構造を有し絶縁領域12等が素子として機 能する部分を被覆することになる。このため基板 方向からのα線等に対して強い構造となり、ソフ ト・エラー率の低波等を図ることができる。

なお、上述の実施例における源電型は例示であ って、反対の選電型の不純物領域等であっても良 い。また、選択成長については、LEO(ラテラ ル・エピクキシャル成長)等の選択成長に限定さ

とになる。更に、第2の単結晶半導体領域23は、 上記半導体領域15を種として単結晶化される領 域である。このため膜質が良好となり、例えば表 面酸化等の方法により、誘電体膜24を形成した ときには、良質の誘電体膜24となり得る。

また、このような第2の単結晶半導体領域23 を用いてキャパシタを形成した場合には、当該第 2の単結晶半導体領域23の形状が上述の選択成 長により略台形形状とされるため、高密度化にも 拘らず一定の対向電極の面積を確保することがで きる。この対向電極の面積を確保することによっ て、微細化を図った場合にあっても、確実な動作 が約束され得る。

また、本実施例のメモリ装置のスイッチングト ランジスクは、SOI構造になっている。このた め上述のように、素子の高密度化が可能である。 また、このスイッチングトランジスタは、ワード 線としてのゲート電極 2 1 に選択信号が供給され てオン・オフが制御されるが、当該スイッチング トランジスタの不純物領域16とコンタクト単結

れず、ブリッジングエピタキシー法、ラテラルシ ーディングエピクキシー法等の他の方法によって 行うものであっても良い。

(発明の効果)

本発明のメモリ装置は、SOI構造のスイッチ り形成される第2の単結晶半導体領域を行する。 このため高密度に素子を配設することができ商係 積化を容易に実現し、特性向上による高性能化も 可能である。また、このようなSO1構造である ため寄生容量の低減やα線の題影響を防止するこ とも可能である。

また、上記第2の単結晶半導体領域と共にコン タクト単結晶半導体領域を形成することができ、 これにより確実な接続を行い且つ工程の簡略化も 実現する。

4. 図面の簡単な説明

第1図は本発明のメモリ装置の構造の一例を示

す断面図、第2図はその平面図である。

11・・・半頭体な体

12 · · · 艳鞣領域

13 · · · 半導体基体露出面

1 4 · · · 絶緣領域形成面

15・・・半導体領域 (第1の単結晶半導体領域)

16 · · · 不純物領域

17 · · · 不純物領域

18・・・チャンネル領域

19・・・素子分離領域

21・・・ゲート電極

22・・・シリコン酸化膜

23・・・第2の単結晶半導体領域

24 · · · 誘電体膜

29・・・コンタクト単結晶半導体領域

特 許 出 願 人 ソニー株式会社

代理人 弁理士

小池 晃

阊

田村榮一

